Siliziumwafer sind der Grundstein von Halbleitermaterialien. Sie werden zunächst durch Ziehen von Einkristallen zu Siliziumstäben verarbeitet und dann geschnitten und hergestellt. Da die Anzahl der Valenzelektronen von Siliziumatomen 4 beträgt und die Ordnungszahl moderat ist, weist Silizium besondere physikalische und chemische Eigenschaften auf und kann in der Chemie, Photovoltaik, Chipindustrie und anderen Bereichen eingesetzt werden. Insbesondere im Chipbereich sind es die Halbleitereigenschaften von Silizium, die es zum Grundstein von Chips machen. Im Bereich der Photovoltaik kann es zur Erzeugung von Solarstrom verwendet werden. Darüber hinaus macht Silizium 25,8 % der Erdkruste aus. Es ist relativ einfach abzubauen und stark recycelbar, sodass der Preis niedrig ist, was den Anwendungsbereich von Silizium weiter erweitert.
1. Silizium – der Eckpfeiler der Chipmaterialien Siliziummaterialien werden je nach der unterschiedlichen Anordnung der Elementarzellen in einkristallines Silizium und polykristallines Silizium unterteilt. Der größte Unterschied zwischen einkristallinem und polykristallinem Silizium besteht darin, dass die Elementarzellenanordnung von einkristallinem Silizium geordnet ist, während polykristallines Silizium ungeordnet ist. Was die Herstellungsverfahren betrifft, wird polykristallines Silizium im Allgemeinen hergestellt, indem Siliziummaterial direkt in einen Tiegel gegossen wird, um es zu schmelzen, und dann abgekühlt wird. Monokristallines Silizium wird durch Ziehen eines Einkristalls zu einem Kristallstab geformt (Czochralski-Methode). Was die physikalischen Eigenschaften betrifft, sind die Merkmale der beiden Siliziumarten recht unterschiedlich. Monokristallines Silizium hat eine starke elektrische Leitfähigkeit und eine hohe photoelektrische Umwandlungseffizienz. Die photoelektrische Umwandlungseffizienz von monokristallinem Silizium liegt im Allgemeinen bei etwa 17 % bis 25 %, während die Effizienz von polykristallinem Silizium unter 15 % liegt.
▲Halbleiter-Siliziumwafer und Photovoltaik-Siliziumwafer
▲Struktur einer Einzelkristall-Silizium-Einheitszelle
Photovoltaik-Silizium-Wafer:Aufgrund des photoelektrischen Effekts und der offensichtlichen Vorteile von monokristallinem Silizium werden Siliziumwafer verwendet, um die Umwandlung von Sonnenenergie in elektrische Energie abzuschließen. Im Bereich der Photovoltaik werden im Allgemeinen quadratische monokristalline Siliziumzellen mit abgerundeten Ecken verwendet. Es werden auch billigere polykristalline Siliziumwafer verwendet, deren Umwandlungseffizienz jedoch geringer ist.
▲Vorder- und Rückseite einer monokristallinen Siliziumzelle
▲Polykristalline Siliziumzelle vorne und hinten
Da an Photovoltaik-Siliziumwafer nur geringe Anforderungen an Reinheit und Verformung gestellt werden, ist der Herstellungsprozess relativ einfach. Am Beispiel monokristalliner Siliziumzellen besteht der erste Schritt darin, sie zu schneiden und abzurunden. Schneiden Sie zunächst die monokristallinen Siliziumstäbe entsprechend den Größenanforderungen in quadratische Stäbe und runden Sie dann die vier Ecken der quadratischen Stäbe ab. Der zweite Schritt ist das Beizen, bei dem hauptsächlich Oberflächenverunreinigungen der monokristallinen quadratischen Stäbe entfernt werden. Der dritte Schritt ist das Schneiden. Kleben Sie zunächst die gereinigten quadratischen Stäbe auf die Arbeitsplatte. Legen Sie dann die Arbeitsplatte auf die Schneidemaschine und schneiden Sie sie entsprechend den eingestellten Prozessparametern. Reinigen Sie abschließend die monokristallinen Siliziumwafer und überwachen Sie die Oberflächenglätte, den spezifischen Widerstand und andere Parameter.
Halbleiter-Silizium-Wafer:An Halbleiter-Siliziumwafer werden höhere Anforderungen gestellt als an Photovoltaik-Siliziumwafer. Erstens sind alle in der Halbleiterindustrie verwendeten Siliziumwafer monokristallines Silizium, um an jeder Stelle des Siliziumwafers die gleichen elektrischen Eigenschaften sicherzustellen. In Bezug auf Form und Größe sind Photovoltaik-monokristalline Siliziumwafer quadratisch, hauptsächlich mit Seitenlängen von 125 mm, 150 mm und 156 mm. Die für Halbleiter verwendeten monokristallinen Siliziumwafer sind rund und haben Durchmesser von 150 mm (6--Zoll-Wafer), 200 mm (8--Zoll-Wafer) und 300 mm (12--Zoll-Wafer). In Bezug auf die Reinheit liegt die Reinheitsanforderung für monokristalline Siliziumwafer für die Photovoltaik zwischen 4N-6N (99,99 %-99,9999 %), die Reinheitsanforderung für monokristalline Siliziumwafer für Halbleiter liegt jedoch bei etwa 9N (99,9999999 %)-11N (99,99999999 %), und die Mindestreinheitsanforderung ist 1000-mal so hoch wie bei monokristallinen Siliziumwafern für die Photovoltaik. In Bezug auf das Aussehen sind die Oberflächenebenheit, Glätte und Sauberkeit von Siliziumwafern für Halbleiter höher als die von Siliziumwafern für die Photovoltaik. Die Reinheit ist der größte Unterschied zwischen monokristallinen Siliziumwafern für die Photovoltaik und monokristallinen Siliziumwafern für Halbleiter.
▲Herstellungsprozess von Halbleiter-Siliziumwafern
Die Entwicklung des Mooreschen Gesetzes ist die Entwicklung von Siliziumwafern. Da Halbleiter-Siliziumwafer rund sind, werden Halbleiter-Siliziumwafer auch „Siliziumwafer“ oder „Wafer“ genannt. Wafer sind das „Substrat“ für die Chipherstellung, und alle Chips werden auf diesem „Substrat“ hergestellt. In der Entwicklungsgeschichte von Halbleiter-Siliziumwafern gibt es zwei Hauptrichtungen: Größe und Struktur.
In Bezug auf die Größe wird der Entwicklungspfad von Siliziumwafern immer größer: In der frühen Phase der Entwicklung integrierter Schaltkreise wurden 0,75--Zoll-Wafer verwendet. Eine Vergrößerung der Waferfläche und der Anzahl der Chips auf einem einzelnen Wafer kann die Kosten senken. Um 1965, mit der Einführung des Mooreschen Gesetzes, begann sowohl für die Technologie integrierter Schaltkreise als auch für Siliziumwafer eine Phase rasanter Entwicklung. Siliziumwafer haben Knoten von 4--Zoll, 6--Zoll, 8--Zoll und 12--Zoll durchlaufen. Seit Intel und IBM 2001 gemeinsam die Herstellung von 12--Zoll-Waferchips entwickelt haben, sind 12--Zoll-Wafer derzeit der Mainstream-Siliziumwafer, was etwa 70 % ausmacht, aber 18--Zoll-Wafer (450 mm) sind auf die Tagesordnung gesetzt worden.
▲Parameter verschiedener Wafergrößen
▲Die Entwicklung der Silizium-Wafer-Größe
In Bezug auf die Struktur wird die Entwicklungsrichtung von Siliziumwafern immer komplexer: In der frühen Phase der Entwicklung integrierter Schaltkreise gab es nur eine Art von Logikchip, aber mit der zunehmenden Anzahl von Anwendungsszenarien sind nacheinander Logikchips, Leistungsgeräte, analoge Chips, gemischte analoge und digitale Chips, Flash-/DRAM-Speicherchips, Hochfrequenzchips usw. erschienen, wodurch Siliziumwafer unterschiedliche Strukturformen aufweisen. Jetzt gibt es hauptsächlich drei Typen:
PW (Polnische Waffel):polierter Wafer. Die direkt nach dem Ziehen von Einkristallen geschnittenen Siliziumwafer sind weder perfekt glatt noch verzogen, daher müssen sie zuerst poliert werden. Diese Methode ist auch die primitivste Art, Siliziumwafer zu verarbeiten.
AW (Anneal Wafer):Geglühter Wafer. Mit der kontinuierlichen Weiterentwicklung der Prozesstechnologie und der kontinuierlichen Reduzierung der Transistorstrukturgrößen werden die Mängel polierter Wafer allmählich aufgedeckt, wie z. B. lokale Gitterfehler auf der Oberfläche von Siliziumwafern und hoher Sauerstoffgehalt auf der Oberfläche von Siliziumwafern. Um diese Probleme zu lösen, wurde die Glühwafertechnologie entwickelt. Nach dem Polieren wird der Siliziumwafer zum Hochtemperaturglühen in ein mit Inertgas (normalerweise Argon) gefülltes Ofenrohr gelegt. Dadurch können nicht nur die Gitterfehler auf der Oberfläche des Siliziumwafers repariert, sondern auch der Sauerstoffgehalt auf der Oberfläche verringert werden.
EW (Epitaxie-Wafer):Epitaktische Siliziumwafer. Mit den zunehmenden Anwendungsszenarien integrierter Schaltkreise können die von Siliziumwaferfabriken hergestellten Standard-Siliziumwafer die Anforderungen einiger Produkte in Bezug auf elektrische Eigenschaften nicht mehr erfüllen. Gleichzeitig können die durch thermisches Glühen reduzierten Gitterfehler die Anforderungen an die immer geringer werdenden Linienbreiten nicht erfüllen. Dies hat zur Entstehung epitaktischer Siliziumwafer geführt. Die übliche epitaktische Schicht ist ein Siliziumdünnfilm. Eine Schicht aus Siliziumdünnfilm wird auf der Basis des ursprünglichen Siliziumwafers mithilfe der Dünnschichtabscheidungstechnologie gezüchtet. Da das Siliziumsubstrat bei der Siliziumepitaxie als Impfkristall vorliegt, wird das Wachstum der epitaktischen Schicht die Kristallstruktur des Siliziumwafers nachbilden. Da der Siliziumwafer als Substrat ein Einkristall ist, ist auch die epitaktische Schicht ein Einkristall. Da sie jedoch nicht poliert ist, können die Gitterfehler auf der Oberfläche des Siliziumwafers nach dem Wachstum auf ein sehr niedriges Niveau reduziert werden.
Zu den technischen Indikatoren der Epitaxie gehören hauptsächlich die Dicke und Gleichmäßigkeit der epitaktischen Schicht, die Gleichmäßigkeit des spezifischen Widerstands, die Kontrolle des Körpermetalls, die Partikelkontrolle, Stapelfehler, Versetzungen und andere Defekte. In dieser Phase wurde eine hohe Qualität epitaktischer Siliziumwafer erreicht, indem die Epitaxiereaktionstemperatur, die Epitaxiegasströmungsrate sowie die Temperaturgradienten in der Mitte und am Rand optimiert wurden. Aufgrund unterschiedlicher Produkte und der Notwendigkeit technologischer Verbesserungen wurde der Epitaxieprozess kontinuierlich optimiert, um eine hohe Qualität epitaktischer Siliziumwafer zu erreichen.
Darüber hinaus können mit der aktuellen Technologie Epitaxieschichten mit anderen Widerstandsdotierungselementen und Dotierungskonzentrationen als die des ursprünglichen Siliziumwafers erzeugt werden, wodurch die elektrischen Eigenschaften des gewachsenen Siliziumwafers leichter kontrolliert werden können. Beispielsweise kann eine Schicht aus N-Typ-Silizium-Epitaxieschicht auf einem P-Typ-Siliziumwafer erzeugt werden, wodurch ein niedrig dotierter PN-Übergang gebildet wird, der die Durchschlagsspannung optimieren und den Latch-Effekt bei der nachfolgenden Chipherstellung verringern kann. Die Dicke der Epitaxieschicht variiert im Allgemeinen je nach Verwendungsszenario. Im Allgemeinen beträgt die Dicke des Logikchips etwa 0,5 Mikrometer bis 5 Mikrometer, und die Dicke des Leistungsgeräts beträgt etwa 50 Mikrometer bis 100 Mikrometer, da es hoher Spannung standhalten muss.
▲Epitaxialer Silizium-Wafer-Wachstumsprozess
▲Unterschiedliche Dotierung von Epitaxiescheiben
SW (SOI-Wafer):SOI steht für Silicon-On-Insulator. SOI-Siliziumwafer werden häufig in HF-Frontend-Chips verwendet, da sie Vorteile wie geringe parasitäre Kapazität, geringen Kurzkanaleffekt, hohe Vererbungsdichte, hohe Geschwindigkeit, geringen Stromverbrauch und besonders geringes Substratrauschen bieten.
▲Gewöhnliche Silizium-MOS-Struktur
▲SOI-Silizium-Wafer-MOS-Struktur
Es gibt vier Hauptverfahren zur Herstellung von SOI-Siliziumwafern:SIMOX-Technologie, Bonding-Technologie, Sim-Bond-Technologie und Smart-CutTM-Technologie; das Prinzip von SOI-Silizium-Wafern ist relativ einfach und das Kernziel besteht darin, in der Mitte des Substrats eine Isolierschicht (im Allgemeinen hauptsächlich Siliziumdioxid SiO2) hinzuzufügen.
▲Vier Technologien zur Herstellung von SOI-Wafer
Aus Sicht der Leistungsparameter ist die Smart-CutTM-Technologie die beste in der aktuellen SOI-Siliziumwafer-Herstellungstechnologie. Die Leistung der Simbond-Technologie unterscheidet sich nicht wesentlich von der der Smart-Cut-Technologie, aber in Bezug auf die Dicke des oberen Siliziums ist der mit der Smart-Cut-Technologie hergestellte SOI-Siliziumwafer dünner, und aus Sicht der Produktionskosten kann die Smart-Cut-Technologie Siliziumwafer wiederverwenden. Für die zukünftige Massenproduktion bietet die Smart-Cut-Technologie mehr Kostenvorteile, sodass die Industrie die Smart-Cut-Technologie mittlerweile allgemein als zukünftige Entwicklungsrichtung für SOI-Siliziumwafer anerkennt.
▲Leistungsvergleich verschiedener SOI-Wafer-Herstellungstechnologien
SIMOX-Technologie: SIMOX steht für Separation by Implanted Oxygen. Sauerstoffatome werden in den Wafer injiziert und dann bei hoher Temperatur geglüht, um mit den umgebenden Siliziumatomen zu reagieren und eine Schicht aus Siliziumdioxid zu bilden. Die Schwierigkeit dieser Technologie besteht darin, die Tiefe und Dicke der Sauerstoffionenimplantation zu steuern. Sie stellt hohe Anforderungen an die Ionenimplantationstechnologie.
Bonding-Technologie: Die Bonding-Technologie wird auch als Bonding-Technologie bezeichnet. Durch Bonding hergestellte SOI-Siliziumwafer werden auch als Bonded SOI oder kurz BSOI bezeichnet. Für die Bonding-Technologie werden zwei gewöhnliche Siliziumwafer benötigt, von denen einer mit einer Oxidschicht (SiO2) bewachsen und dann mit einer anderen Siliziumquelle verbunden wird. Die Verbindung ist die Oxidschicht. Schließlich wird sie auf die gewünschte Tiefe der vergrabenen Schicht (SiO2) geschliffen und poliert. Da die Bonding-Technologie einfacher ist als die Ionenimplantationstechnologie, werden die meisten SOI-Siliziumwafer derzeit mithilfe der Bonding-Technologie hergestellt.
▲Silizium-auf-Isolator
▲ Waferbondverfahren zur Bildung von Silizium auf Isolator
Sim-Bond-Technologie:Sauerstoffinjektions-Bondtechnologie. Die Sim-Bond-Technologie ist eine Kombination aus SIMOX- und Bondtechnologie. Der Vorteil besteht darin, dass die Dicke der vergrabenen Oxidschicht mit hoher Präzision gesteuert werden kann. Der erste Schritt besteht darin, Sauerstoffionen in einen Siliziumwafer zu injizieren, dann bei hoher Temperatur zu glühen, um eine Oxidschicht zu bilden, und dann eine SiO2-Oxidschicht auf der Oberfläche des Siliziumwafers zu bilden. Der zweite Schritt besteht darin, den Siliziumwafer mit einem anderen Wafer zu verbinden. Dann wird bei hoher Temperatur geglüht, um eine perfekte Verbindungsschnittstelle zu bilden. Der dritte Schritt ist der Ausdünnungsprozess. Das Ausdünnen wird mithilfe der CMP-Technologie durchgeführt, aber im Gegensatz zur Bondtechnologie verfügt Sim-Bond über eine selbststoppende Schicht, die beim Schleifen bis zur SiO2-Schicht automatisch stoppt. Dann wird die SiO2-Schicht durch Ätzen entfernt. Der letzte Schritt ist das Polieren.
Smart-Cut-Technologie:Smart-Peeling-Technologie. Die Smart-Cut-Technologie ist eine Erweiterung der Bonding-Technologie. Der erste Schritt besteht darin, einen Wafer zu oxidieren und eine feste Dicke von SiO2 auf der Oberfläche des Wafers zu erzeugen. Der zweite Schritt besteht darin, mithilfe der Ionenimplantationstechnologie Wasserstoffionen in eine feste Tiefe des Wafers zu injizieren. Der dritte Schritt besteht darin, einen weiteren Wafer mit dem oxidierten Wafer zu verbinden. Der vierte Schritt besteht darin, mithilfe der Niedertemperatur-Thermoglühtechnologie Blasen mit Wasserstoffionen zu bilden, wodurch sich ein Teil des Siliziumwafers ablöst. Anschließend wird die Hochtemperatur-Thermoglühtechnologie verwendet, um die Bindungsstärke zu erhöhen. Der fünfte Schritt besteht darin, die Siliziumoberfläche zu glätten. Diese Technologie wird international als Entwicklungsrichtung der SOI-Technologie anerkannt. Die Dicke der vergrabenen Oxidschicht wird vollständig durch die Tiefe der Wasserstoffionenimplantation bestimmt, die genauer ist. Darüber hinaus kann der geschälte Wafer wiederverwendet werden, was die Kosten erheblich senkt.
▲SIM-Bond-Verfahren zur Herstellung von Silizium-auf-Isolator
▲Smart-Cut-Verfahren zur Herstellung von Silizium-auf-Isolator
2. Hochbarriere-Herstellungstechnologie 1. Herstellungstechnologie
Der Rohstoff für Siliziumwafer ist Quarz, der allgemein als Sand bekannt ist und direkt in der Natur abgebaut werden kann. Der Waferherstellungsprozess kann in mehreren Schritten abgeschlossen werden: hauptsächlich Desoxidation und Reinigung, Raffination von Polysilizium, Einkristall-Siliziumbarren (Siliziumstäbe), Walzen, Waferschneiden, Waferpolieren, Glühen, Testen, Verpacken und andere Schritte.
▲CZ (Czochralski) Halbleiterwafer-Herstellungsprozess
▲ Schematischer Aufbau eines CZ-Farad-Einkristalls
Desoxidation und Reinigung:Der erste Schritt bei der Herstellung von Siliziumwafern besteht darin, das Quarzerz zu desoxidieren und zu reinigen. Die wichtigsten Prozesse umfassen Sortieren, magnetische Trennung, Flotation, Hochtemperaturentgasung usw. Die wichtigsten Eisen- und Aluminiumverunreinigungen im Erz werden entfernt.
Polysilizium veredeln:Nach der Gewinnung von relativ reinem SiO2 wird durch chemische Reaktionen einkristallines Silizium erzeugt. Die Hauptreaktion ist SiO2+C→Si+CO. Nach Abschluss der Reaktion verdampft CO direkt, sodass nur Siliziumkristalle übrig bleiben. Zu diesem Zeitpunkt ist das Silizium polykristallines Silizium und es ist Rohsilizium, das viele Verunreinigungen enthält. Um überschüssige Verunreinigungen herauszufiltern, muss das erhaltene Rohsilizium gebeizt werden. Üblicherweise verwendete Säuren sind Salzsäure (HCl), Schwefelsäure (H2SO4) usw. Der Siliziumgehalt nach dem Einweichen in Säure liegt im Allgemeinen über 99,7 %. Während des Beizprozesses werden zwar auch Eisen, Aluminium und andere Elemente in der Säure gelöst und herausgefiltert. Silizium reagiert jedoch auch mit Säure und erzeugt SiHCl3 (Trichlorsilan) oder SiCl4 (Siliziumtetrachlorid). Beide Substanzen sind jedoch gasförmig, sodass nach dem Beizen die ursprünglichen Verunreinigungen wie Eisen und Aluminium in der Säure gelöst sind, das Silizium jedoch gasförmig geworden ist. Abschließend wird das hochreine gasförmige SiHCl3 bzw. SiCl4 mit Wasserstoff reduziert, um hochreines polykristallines Silizium zu erhalten.
Mit dem CZ-Verfahren wird einkristallines Silizium erzeugt:Siliziumwafer werden hauptsächlich in Logik- und Speicherchips verwendet und haben einen Marktanteil von etwa 95 %. Die CZ-Methode entstand 1918, als Czochralski dünne Filamente aus geschmolzenem Metall zog, und wird daher auch CZ-Methode genannt. Dies ist heute die gängige Technologie zum Züchten von Einkristallsilizium. Der Hauptprozess besteht darin, polykristallines Silizium in einen Tiegel zu geben, es zu erhitzen, um es zu schmelzen, und dann einen Einkristall-Silizium-Keimkristall einzuklemmen und über dem Tiegel aufzuhängen. Beim vertikalen Ziehen wird ein Ende in die Schmelze eingeführt, bis es schmilzt, und dann langsam gedreht und nach oben gezogen. Auf diese Weise kondensiert die Grenzfläche zwischen Flüssigkeit und Feststoff allmählich zu einem Einkristall. Da der gesamte Prozess als ein Prozess der Replikation des Keimkristalls betrachtet werden kann, ist der erzeugte Siliziumkristall ein Einkristallsilizium. Darüber hinaus wird die Dotierung des Wafers auch beim Ziehen des Einkristalls durchgeführt, üblicherweise in Flüssigphasendotierung und Gasphasendotierung. Flüssigphasendotierung bezieht sich auf die Zugabe von P-Typ- oder N-Typ-Elementen in den Tiegel. Beim Ziehen von Einkristallen können diese Elemente direkt in den Siliziumstab gezogen werden.
▲CZ Faraday-Einkristallmethode
▲Siliziumstab nach dem Ziehen des Einkristalls
Durchmesserwalzen:Da es schwierig ist, den Durchmesser des Einkristall-Siliziumstabs während des Ziehens des Einkristalls zu kontrollieren, wird der Durchmesser des Siliziumbarrens nach dem Ziehen des Einkristalls gewalzt, um einen Siliziumstab mit Standarddurchmesser, z. B. 6 Zoll, 8 Zoll, 12 Zoll usw., zu erhalten. Die Oberfläche des Siliziumstabs ist nach dem Walzen glatt und der Größenfehler ist geringer.
Schneiden Fasen:Nachdem der Siliziumblock erhalten wurde, wird der Wafer geschnitten. Der Siliziumblock wird auf eine feste Schneidemaschine gelegt und gemäß dem eingestellten Schneidprogramm geschnitten. Da die Dicke des Siliziumwafers gering ist, ist die Kante des geschnittenen Siliziumwafers sehr scharf. Der Zweck des Abschrägens besteht darin, eine glatte Kante zu bilden. Der abgeschrägte Siliziumwafer hat eine geringere Mittenspannung, was ihn fester macht und ihn bei der späteren Chipherstellung nicht so leicht zerbricht.
Polieren:Der Hauptzweck des Polierens besteht darin, die Oberfläche des Wafers glatter, flacher und frei von Beschädigungen zu machen und die Dickenkonsistenz jedes Wafers sicherzustellen.
Testverpackung:Nach Erhalt des polierten Siliziumwafers müssen die elektrischen Eigenschaften des Siliziumwafers getestet werden, wie z. B. der spezifische Widerstand und andere Parameter. Die meisten Siliziumwaferfabriken bieten Epitaxiewaferdienste an. Wenn Epitaxiewafer benötigt werden, wird ein Epitaxiewaferwachstum durchgeführt. Wenn der Epitaxiewafer nicht benötigt wird, wird er verpackt und an andere Epitaxiewaferfabriken oder Waferfabriken versandt.
Zonenschmelzverfahren (FZ):Mit diesem Verfahren hergestellte Siliziumwafer werden hauptsächlich in einigen Leistungschips verwendet und haben einen Marktanteil von etwa 4 %. Mit dem FZ-Verfahren (Zonenschmelzverfahren) hergestellte Siliziumwafer werden hauptsächlich als Leistungsgeräte verwendet. Die Größe der Siliziumwafer beträgt hauptsächlich 8 Zoll und 6 Zoll. Derzeit werden etwa 15 % der Siliziumwafer mit dem Zonenschmelzverfahren hergestellt. Im Vergleich zu mit dem CZ-Verfahren hergestellten Siliziumwafern ist das größte Merkmal des FZ-Verfahrens, dass es einen relativ hohen spezifischen Widerstand und eine höhere Reinheit aufweist und hoher Spannung standhält. Es ist jedoch schwierig, große Wafer herzustellen, und die mechanischen Eigenschaften sind schlecht, sodass es häufig für Siliziumwafer für Leistungsgeräte verwendet wird und selten in integrierten Schaltkreisen.
Die Herstellung von Einkristall-Siliziumstäben im Zonenschmelzverfahren erfolgt in drei Schritten:
1. Polykristallines Silizium erhitzen, mit Impfkristall in Kontakt bringen und nach unten drehen, um einen Einkristall zu ziehen. In einer Ofenkammer unter Vakuum oder Inertgasumgebung den polykristallinen Siliziumstab mithilfe eines elektrischen Felds erhitzen, bis das polykristalline Silizium im erhitzten Bereich schmilzt und eine geschmolzene Zone bildet.
2. Bringen Sie die geschmolzene Zone mit dem Impfkristall in Kontakt und schmelzen Sie ihn.
3. Durch Bewegen der elektrischen Feldheizposition bewegt sich die geschmolzene Zone auf dem Polysilizium kontinuierlich nach oben, während sich der Impfkristall langsam dreht und nach unten streckt, wodurch allmählich ein einkristalliner Siliziumstab entsteht. Da bei der Zonenschmelzmethode kein Tiegel verwendet wird, werden viele Verschmutzungsquellen vermieden, und der durch die Zonenschmelzmethode gezogene Einkristall weist die Eigenschaften einer hohen Reinheit auf.
▲FZ Farad Einkristall-Raumstruktur
▲ Schematische Darstellung des Ziehens von FZ-Einkristallen
2. Herstellungskosten
An Halbleiter-Siliziumwafer werden höhere Anforderungen an Reinheit und elektrische Eigenschaften gestellt als an Siliziumwafer für neue Energien. Daher sind im Herstellungsprozess mehr Reinigungsschritte und Rohstoffversorgung erforderlich, was zu einer größeren Bandbreite an Rohstoffen für die Herstellung führt. Daher ist der Anteil der Siliziummaterialkosten relativ geringer, der Anteil der Herstellungskosten jedoch relativ höher.
Bei Halbleiter-Siliziumwafern sind die Rohstoffkosten der größte Kostenfaktor, sie machen etwa 47 % der Hauptbetriebskosten aus. An zweiter Stelle stehen die Herstellungskosten, die etwa 38,6 % ausmachen. Ähnlich wie die Halbleiterherstellungsindustrie ist die Siliziumwaferindustrie eine kapitalintensive Industrie mit hohem Bedarf an Investitionen in Anlagevermögen, was aufgrund der Abschreibung von Anlagevermögen wie Maschinen und Ausrüstung hohe Herstellungskosten verursacht. Schließlich machen die direkten Arbeitskosten etwa 14,4 % aus.
Bei den Rohstoffkosten für die Herstellung von Siliziumwafern ist Polysilizium mit etwa 3,7 % der wichtigste Rohstoff. An zweiter Stelle stehen Verpackungsmaterialien mit etwa 17,0 %. Da für Halbleiter-Siliziumwafer hohe Anforderungen an Sauberkeit und Vakuum gelten, insbesondere bei Siliziumwafern, die leicht oxidieren, sind die Anforderungen an die Verpackung viel höher als bei Siliziumwafern für neue Energien. Daher machen Verpackungsmaterialien in der Kostenstruktur einen hohen Anteil aus. Quarztiegel machen etwa 8,7 % der Rohstoffkosten aus. Der bei der Herstellung von Halbleiter-Siliziumwafern verwendete Quarztiegel ist ebenfalls ein Einwegtiegel, aber die physikalischen und thermischen Eigenschaften des Tiegels sind anspruchsvoller. Polierflüssigkeit, Schleifscheibe und Polierpad machen insgesamt 13,8 % aus und werden hauptsächlich beim Polieren von Siliziumwafern verwendet.
▲Betriebskostenstruktur der Siliziumindustrie im Jahr 2018
▲Rohstoffzusammensetzung der Siliziumindustrie im Jahr 2018
Wasser- und Stromkosten machen etwa 15 % der Herstellungskosten aus: Bei den Herstellungskosten machen die gesamten Wasser- und Stromkosten etwa 15 % der gesamten Herstellungskosten aus, davon entfallen etwa 11,4 % auf die Stromkosten und etwa 3,4 % auf die Wasserkosten. In Bezug auf die entsprechenden Beträge entsprechen die Gesamtkosten für Strom und Wasser laut den Finanzdaten der Silicon Industry Group für 2018 den Kosten für Verpackungsmaterialien, die etwa die Hälfte des Polysiliziummaterials ausmachen. Die Stromkosten sind etwas höher als die von Quarztiegeln, und zwar um etwa 20 %.
▲Anteil der Herstellungskosten der Siliziumindustrie im Jahr 2018
▲ Teilkostenzusammensetzung der Silicon Industry Group im Jahr 2018 (Einheit: 10,000 Yuan)
3.Vier Hindernisse bei der Herstellung von Silizium-Wafern
Die Hürden für Siliziumwafer sind relativ hoch, insbesondere für Halbleiter-Siliziumwafer. Es gibt vier Haupthürden: technische Hürden, Zertifizierungshürden, Ausrüstungshürden und Kapitalhürden.
▲ Die wichtigsten Hindernisse für die Herstellung von Siliziumwafern
Technische Barrieren:Die technischen Indikatoren von Siliziumwafern sind relativ umfangreich. Neben der üblichen Größe, Polierdicke usw. gibt es bei Siliziumwafern auch Verformungen, Widerstand, Krümmung usw. Bei herkömmlichen 300-mm-Siliziumwafern werden aufgrund der hohen Gleichmäßigkeitsanforderungen fortschrittlicher Prozesse für Siliziumwafer im Vergleich zu 200-mm-Wafern Parameter wie Ebenheit, Verformung, Krümmung und Metallrückstände auf der Oberfläche hinzugefügt, um die Qualitätsanforderungen von 300-mm-Siliziumwafern zu überwachen. In Bezug auf die Reinheit müssen Siliziumwafer aus fortschrittlichen Prozessen eine Reinheit von etwa 9N (99,9999999 %)-11N (99,999999999 %) aufweisen, was das wichtigste technische Hindernis für Siliziumwaferlieferanten darstellt.
Siliziumwafer sind hochgradig kundenspezifische Produkte. Die Reinheit ist der grundlegendste Parameter von Siliziumwafern und zugleich das wichtigste technische Hindernis. Darüber hinaus sind Siliziumwafer keine Universalprodukte und können nicht kopiert werden. Die Spezifikationen großer Siliziumwafer in verschiedenen Wafergießereien sind völlig unterschiedlich, und die unterschiedlichen Verwendungszwecke verschiedener Endprodukte führen auch zu völlig unterschiedlichen Anforderungen an Siliziumwafer. Dies erfordert von den Herstellern von Siliziumwafern, unterschiedliche Siliziumwafer entsprechend den unterschiedlichen Endkundenprodukten zu entwerfen und herzustellen, was die Versorgung mit Siliziumwafern weiter erschwert.
▲Gewinnprognose der Geschäftsbereiche des Unternehmens
Zertifizierungshürden:Chiphersteller stellen strenge Anforderungen an die Qualität verschiedener Rohstoffe und sind bei der Auswahl ihrer Lieferanten sehr vorsichtig. Die Hürden für die Aufnahme in die Lieferantenliste der Chiphersteller sind hoch. Normalerweise verlangen Chiphersteller von Siliziumwafer-Lieferanten, dass sie einige Siliziumwafer für die Testproduktion bereitstellen, und die meisten davon werden für Testwafer verwendet, nicht für Wafer für die Massenproduktion. Nach Bestehen der Testwafer werden kleine Chargen von Wafern für die Massenproduktion probeweise hergestellt. Nach Bestehen der internen Zertifizierung sendet der Chiphersteller die Produkte an nachgelagerte Kunden. Nach Erhalt der Kundenzertifizierung wird der Siliziumwafer-Lieferant endgültig zertifiziert und der Kaufvertrag unterzeichnet. Es dauert lange, bis die Produkte von Halbleiter-Siliziumwafer-Unternehmen in die Lieferkette der Chiphersteller gelangen. Der Zertifizierungszyklus für neue Lieferanten dauert mindestens 12-18 Monate.
Darüber hinaus gibt es Zertifizierungsbarrieren von Testwafern zu Wafern aus der Massenproduktion: Derzeit befinden sich die meisten Wafer mit einem Durchmesser von 2,5 cm in China noch in der Versorgung mit Testwafern, aber die Zertifizierungsverfahren für Testwafer unterscheiden sich völlig von denen für Wafer aus der Massenproduktion, und die Zertifizierungsstandards für Siliziumwafer aus der Massenproduktion sind strenger. Da Test-Siliziumwafer keine Chips herstellen, müssen sie nur von der Wafergießerei selbst zertifiziert werden, und sie müssen nur am aktuellen Produktionsstandort zertifiziert werden. Bei Siliziumwafern aus der Massenproduktion müssen sie jedoch von den Endkunden ohne Fabrik zertifiziert und in allen Schritten des gesamten Herstellungsprozesses überwacht werden, bevor sie in Chargen geliefert werden können. Im Allgemeinen, um die Stabilität der Siliziumwaferversorgung und der Chipausbeute aufrechtzuerhalten. Sobald ein Waferhersteller und ein Siliziumwaferlieferant eine Lieferbeziehung aufgebaut haben, werden sie den Lieferanten nicht so leicht wechseln, und beide Parteien werden einen Feedback-Mechanismus einrichten, um den individuellen Anforderungen gerecht zu werden, und die Bindung zwischen Siliziumwaferlieferanten und Kunden wird weiter zunehmen. Wenn ein neuer Siliziumwaferhersteller in die Reihen der Lieferanten eintritt, muss er eine engere Kooperationsbeziehung und eine höhere Siliziumwaferqualität bieten als der ursprüngliche Lieferant. Aus diesem Grund besteht in der Silizium-Wafer-Industrie eine relativ große Bindung zwischen Silizium-Wafer-Lieferanten und Wafer-Herstellern, und es ist für neue Lieferanten schwierig, diese Bindung zu durchbrechen.
Gerätebarrieren:Die Kernausrüstung für die Herstellung von Siliziumwafern ist der Einkristallofen, der als „Photolithographiemaschine“ für Siliziumwafer beschrieben werden kann. Die Einkristallöfen der internationalen Mainstream-Hersteller von Siliziumwafern werden alle von ihnen selbst hergestellt. Beispielsweise werden die Einkristallöfen von Shin-Etsu und SUMCO unabhängig von dem Unternehmen oder von Tochtergesellschaften entworfen und hergestellt, und andere Hersteller von Siliziumwafern können sie nicht kaufen. Andere große Hersteller von Siliziumwafern haben ihre eigenen unabhängigen Lieferanten von Einkristallöfen und unterzeichnen strenge Vertraulichkeitsvereinbarungen, was es externen Herstellern von Siliziumwafern unmöglich macht, sie zu kaufen, oder sie können nur gewöhnliche Einkristallöfen kaufen, aber keine hochspezifizierten Einkristallöfen liefern. Daher sind Ausrüstungsbarrieren auch der Grund, warum inländische Hersteller nicht in die Mainstream-Lieferanten von globalen Siliziumwafern einsteigen können.
Kapitalbarrieren:Der Herstellungsprozess von Halbleiter-Siliziumwafern ist komplex und erfordert den Kauf moderner und teurer Produktionsanlagen sowie kontinuierliche Modifikationen und Fehlerbehebungen entsprechend den unterschiedlichen Kundenanforderungen. Aufgrund der hohen Fixkosten wie der Abschreibung der Anlagen wirken sich Änderungen der nachgelagerten Nachfrage stärker auf die Kapazitätsauslastung von Siliziumwaferunternehmen und damit auf die Gewinne der Siliziumwaferhersteller aus. Insbesondere Unternehmen, die gerade erst in die Siliziumwaferindustrie eingestiegen sind, waren schon fast in der Verlustzone, bevor sie große Mengen liefern konnten, und haben einen hohen Kapitalbedarf. Darüber hinaus müssen die Siliziumwaferhersteller aufgrund des langen Zertifizierungszyklus von Waferfabriken für Siliziumwafer während dieser Zeit weiter investieren, was ebenfalls viel Geld erfordert.
3. Wird weiterhin der König der Halbleitermaterialien sein. Derzeit wird der Markt für Halbleiterwafer von Siliziummaterialien dominiert. Siliziummaterialien machen etwa 95 % des gesamten Halbleitermarktes aus. Andere Materialien sind hauptsächlich zusammengesetzte Halbleitermaterialien, hauptsächlich Halbleitermaterialien der zweiten Generation GaAs-Wafer und Halbleitermaterialien der dritten Generation SiC- und GaN-Wafer. Unter ihnen sind Siliziumwafer hauptsächlich Logikchips, Speicherchips usw. und die am häufigsten verwendeten Halbleiterwafermaterialien. GaAs-Wafer sind hauptsächlich HF-Chips und die Hauptanwendungsszenarien sind Niederspannung und Hochfrequenz; Halbleitermaterialien der dritten Generation sind hauptsächlich Hochleistungs- und Hochfrequenzchips und die Hauptanwendungsszenarien sind Hochfrequenz und Hochleistung.
▲Wafer-Materialverhältnis
▲Anwendungsbereich von Wafern aus unterschiedlichen Materialien
Verbindungshalbleiter und Siliziummaterialien stehen nicht in einem Konkurrenzverhältnis, sondern in einem sich ergänzenden Verhältnis. Die Entwicklungsgesetze von Halbleitermaterialien (insbesondere Wafern, Substraten und epitaktischen Wafermaterialien) umfassen drei Wege, nämlich Größe, Geschwindigkeit und Leistung, und die drei Wege entsprechen den Halbleitermaterialien der ersten, zweiten und dritten Generation.
▲Leistungsvergleich von Materialien der ersten/zweiten/dritten Generation
Halbleitermaterialien der ersten Generation:Großformatige Route: Die Halbleitermaterialien der ersten Generation beziehen sich auf Siliziummaterialien. Siliziummaterialien sind die am frühesten entwickelten Wafermaterialien und sind auch die Materialien mit der ausgereiftesten Technologie, den niedrigsten Kosten und der vollständigsten Industriekette in diesem Stadium. Gleichzeitig sinken mit zunehmender Größe der Siliziumwafer die Kosten eines einzelnen Chips. Die Hauptanwendungsbereiche sind Logikchips und Niederspannungs- und Niederleistungsfelder. Die Größe der Siliziumwafer reicht von 2 Zoll, 4 Zoll, 6 Zoll, 8 Zoll bis zur heute gängigen 12--Zoll-Wafertechnologie. Typische Siliziumwaferunternehmen sind das japanische Unternehmen Shin-Etsu Chemical, Sumco usw. Derzeit verwenden die wichtigsten internationalen Waferfabriken Siliziummaterialien als Hauptproduktionsmaterial.
▲Vergleich verschiedener Wafergrößen
Halbleitermaterialien der zweiten Generation:Hochgeschwindigkeitsroute. Da der Chip Hochfrequenzschaltungen im HF-Schaltkreis standhalten muss, wurde der Halbleiterwafer der zweiten Generation erfunden. Der Hauptanwendungsbereich ist der HF-Schaltkreis, und der typische Endgerätebereich ist der HF-Chip von mobilen Endgeräten wie Mobiltelefonen. Der Halbleiter der zweiten Generation wird hauptsächlich durch GaAs (Galliumarsenid) und InP (Indiumphosphid) repräsentiert, wobei GaAs heute das am häufigsten verwendete HF-Chipmaterial für mobile Endgeräte ist. Typische Gießereiunternehmen sind Taiwan Win Semiconductors, Macronix, Skyworks, Qorvo usw., die HF-Chip-IDM-Unternehmen sind. Der aktuelle Mainstream sind 4--Zoll- und 6--Zoll-Wafer.
Halbleitermaterialien der dritten Generation:High-Power-Route: fast am gleichen Ausgangspunkt, mit den meisten Möglichkeiten. Die dritte Route ist die Leistungssteigerung, was ihre weitverbreitete Anwendung im Bereich der Hochleistungsschaltkreise fördern wird. Die wichtigsten Materialien sind SiC und GaN. Die wichtigsten Anschlusspunkte sind Industrie, Automobil und andere Bereiche. Die Power-Route entwickelte IGBT-Chips auf Siliziummaterialien, während SiC (Siliziumkarbid) und GaN (Galliumnitrid) Materialien eine höhere Leistung als IGBT haben. Derzeit sind SiC-Wafer hauptsächlich 4- Zoll und 6- Zoll groß, und GaN-Materialien sind hauptsächlich 6- Zoll und 8- Zoll groß. Zu den weltweit größten Gießereien gehören Cree und Wolfspeed in den Vereinigten Staaten und X-Fab in Deutschland. In diesem Bereich ist die Entwicklung internationaler Giganten jedoch auch relativ langsam. Inländische Unternehmen wie Sanan Optoelectronics befinden sich zwar noch in der Anfangsphase der gesamten Branche, obwohl es noch eine gewisse Lücke im Technologieniveau gibt, und werden höchstwahrscheinlich das ausländische Monopol brechen und einen Platz auf der internationalen Power-Gießerei-Karte einnehmen.
Verbundwerkstoffe erfordern Siliziumsubstrate:Obwohl es derzeit eine große Anzahl von SiC- und GaN-Waferchips gibt, wie beispielsweise die von Xiaomi, OPPO und Realme veröffentlichten GaN-Ladegeräte und das von Tesla veröffentlichte Modell 3, das SiC-MOSFETs anstelle von IGBTs verwendet, verwenden die meisten Halbleiterchips für Verbraucher derzeit jedoch Siliziumwafer als Substrate, stellen dann zusammengesetzte epitaktische Wafer her und stellen dann Chips auf epitaktischen Wafern her.
Die Kosten für Verbindungshalbleiterwafer sind relativ hoch:Aufgrund der Unvollständigkeit der Produktionskette für Verbindungshalbleiter ist die Produktionskapazität für Verbindungshalbleiter derzeit gering und der Preis für Verbindungshalbleiterwafer relativ hoch. Dies führt zu einer geringen Akzeptanz beim Endbenutzer, und die gängige Lösung für Unterhaltungselektronik ist immer noch „Siliziumsubstrat + Verbindungsepitaxiewafer“. Im Automobilbereich ist siliziumbasierter IGBT immer noch die gängige Lösung. Siliziumbasierte IGBT-Chips sind kostengünstig und bieten eine große Auswahl an optionalen Spannungen. Der Preis von SiC-MOSFET-Geräten ist 6- bis 10-mal so hoch wie der von siliziumbasierten IGBTs. Vergleicht man die Leistungsparameter von SiC-MOSFET und Si-IGBT unter den technischen Parametern von Infineon 650 V/20 A, ist SiC-MOSFET in Bezug auf die Leistungsparameter immer noch besser als Si-IGBT, aber in Bezug auf den Preis ist SiC-MOSFET 7-mal so hoch wie Si-IGBT. Darüber hinaus steigt der Preis von SiC-MOSFET exponentiell, wenn der Einschaltwiderstand von SiC-Geräten abnimmt. Wenn der Einschaltwiderstand beispielsweise 45 Milliohm beträgt, kostet der SiC-MOSFET nur 57,6 US-Dollar, wenn der Einschaltwiderstand 11 Milliohm beträgt, beträgt der Preis 159,11 US-Dollar und wenn der Einschaltwiderstand 6 Milliohm beträgt, beträgt der Preis 310,98 US-Dollar.
▲Vergleich Infineon SiC-MOSFET vs. Si-IGBT
▲Preis und Einschaltwiderstand des Infineon SiC-MOSFET
4. Durch inländische Anstrengungen wurde ein enormes Marktpotenzial geschaffen.
1. Der Markt für Siliziumwafer tritt in einen Wachstumszyklus ein.
Der Anteil der Halbleiterherstellungsmaterialien hat von Jahr zu Jahr zugenommen. Halbleitermaterialien können in Verpackungsmaterialien und Fertigungsmaterialien (einschließlich Siliziumscheiben und verschiedener Chemikalien usw.) unterteilt werden. Langfristig weisen Halbleiterherstellungsmaterialien und Verpackungsmaterialien den gleichen Trend auf. Seit 2011 hat jedoch mit der kontinuierlichen Entwicklung fortschrittlicher Prozesse der Verbrauch von Halbleiterherstellungsmaterialien allmählich zugenommen, und die Lücke zwischen Fertigungsmaterialien und Verpackungsmaterialien hat sich allmählich vergrößert. Im Jahr 2018 betrug der Umsatz mit Fertigungsmaterialien 32,2 Milliarden US-Dollar und der Umsatz mit Verpackungsmaterialien 19,7 Milliarden US-Dollar, und die Fertigungsmaterialien waren etwa 1,6-mal so hoch wie die Verpackungsmaterialien. Von den Halbleitermaterialien machen Fertigungsmaterialien etwa 62 % und Verpackungsmaterialien 38 % aus.
▲Anteil des Halbleitermaterialverbrauchs im Jahr 2018
▲Materialkostenverhältnis bei der Halbleiterherstellung
Siliziumwafer sind die größten Verbrauchsmaterialien bei der Halbleiterherstellung. Unter den Herstellungsmaterialien machen Siliziumwafer als Rohmaterial für Halbleiter mit 37 % den größten Anteil aus. Seit 2017, mit der Niederlage von Lee Sedol durch „AlphaGo“, sind neue Star-Technologien, angeführt von künstlicher Intelligenz, die wichtigsten Technologien, die die Entwicklung globaler Halbleiter vorantreiben. Insbesondere im Jahr 2018 stieg die weltweite Nachfrage nach Speicher stark an, zusammen mit dem Ausbruch der Blockchain-Technologie, und die Nachfrage nach Siliziumwafern erreichte einen Rekordwert. Der Anstieg der weltweiten Halbleiterlieferungen hat auch den rasanten Anstieg der Siliziumwaferlieferungen vorangetrieben. In Bezug auf die Lieferungen überstieg die weltweite Lieferfläche für Siliziumwafer im Jahr 2018 erstmals 10 Milliarden Quadratzoll und erreichte 12,7 Milliarden Quadratzoll. Im Jahr 2019 verringerte sich die Lieferfläche aufgrund von Handelskonflikten im ersten Halbjahr auf 11,8 Milliarden Quadratzoll. In Bezug auf den Marktumsatz beliefen sich die weltweiten Marktverkäufe im Jahr 2018 auf 11,4 Milliarden US-Dollar und im Jahr 2019 auf 11,2 Milliarden US-Dollar.
▲2009-2019 Globaler Versandbereich für Silizium-Wafer
▲2009-2019 Weltweiter Umsatz mit Silizium-Wafern
Aus Sicht der Wafersegmentierung machen Siliziumwafer 95 % der weltweiten Wafersubstrate aus, da Halbleitermaterialien der zweiten und dritten Generation sehr teuer sind und die meisten Verbindungshalbleiter auf Siliziumwafern basieren. Aus Sicht der spezifischen Wafergröße sind 12--Zoll-Wafer der weltweit am häufigsten verkaufte Siliziumwafertyp. Im Jahr 2018 machten 12--Zoll-Wafer 64 % der weltweiten Siliziumwaferlieferungen aus, und 8--Zoll-Wafer machten 26 % aus.
▲Lieferverhältnis von Siliziumwafern nach Größe
Aus Sicht der Terminalanwendungen besteht der weltweite Verbrauch von 12--Zoll-Wafern hauptsächlich aus Speicherchips, wobei Nand-Flash- und DRAM-Speicher insgesamt etwa 75 % ausmachen, wovon Nand-Flash etwa 33 % der Wafer verbraucht und Nand-Flash 35 % des nachgelagerten Marktes im Smartphone-Markt hat. Es ist ersichtlich, dass der Anstieg der Smartphone-Lieferungen und -Kapazität der Hauptfaktor für den Versand von 12--Zoll-Wafern ist. Unter den 12--Zoll-Wafern machen Logikchips etwa 25 % aus, DRAM etwa 22,2 % und andere Chips wie CIS etwa 20 %.
2. Chinas Markt für Halbleiter-Siliziumwafer bietet riesigen Raum
Chinas Markt für Halbleitermaterialien ist stetig gewachsen. Im Jahr 2018 erreichten die weltweiten Verkäufe von Halbleitermaterialien 51,94 Milliarden US-Dollar, ein Anstieg von 10,7 % gegenüber dem Vorjahr. Davon betrugen die Verkäufe in China 8,44 Milliarden US-Dollar. Anders als der Weltmarkt sind die Verkäufe von Halbleitermaterialien in China seit 2010 gestiegen, und zwar in den drei aufeinanderfolgenden Jahren von 2016 bis 2018 um mehr als 10 %. Der globale Markt für Halbleitermaterialien wird stark von zyklischen Faktoren beeinflusst, insbesondere in Taiwan, China und Südkorea, wo es große Schwankungen gibt. Die nordamerikanischen und europäischen Märkte verzeichnen nahezu kein Wachstum. Japans Halbleitermaterialien verzeichnen seit langem ein negatives Wachstum. Weltweit befindet sich nur der Markt für Halbleitermaterialien auf dem chinesischen Festland in einem langfristigen Wachstumsfenster. Der chinesische Markt für Halbleitermaterialien steht in scharfem Kontrast zum Weltmarkt.
▲Weltweiter Umsatz mit Halbleitermaterialien und Wachstumsrate (in Milliarden US-Dollar)
▲Jahresumsatz mit Halbleitermaterialien nach Ländern und Regionen (Einheit: Milliarden US-Dollar)
Globale Halbleitermaterialien verlagern sich allmählich auf den chinesischen Festlandmarkt. Vom Verkaufsanteil verschiedener Länder und Regionen machten die drei führenden Länder oder Regionen im Jahr 2018 55 % aus, und der regionale Konzentrationseffekt ist offensichtlich. Unter ihnen macht Taiwan, China, etwa 23 % der weltweiten Waferproduktionskapazität aus und ist damit die Region mit der größten Produktionskapazität der Welt. Sein Halbleitermaterialumsatz beträgt 11,4 Milliarden US-Dollar, was 22 % des Weltmarkts entspricht und damit den ersten Platz belegt. Es ist seit neun Jahren in Folge die Region mit dem größten Halbleitermaterialverbrauch der Welt. Südkorea macht etwa 20 % der weltweiten Waferproduktionskapazität aus und verkauft Halbleitermaterialien in Höhe von 8,72 Milliarden US-Dollar, was 17 % entspricht und den zweiten Platz belegt. Auf das chinesische Festland entfallen etwa 13 % der weltweiten Produktionskapazität und verkauft Halbleitermaterialien in Höhe von 8,44 Milliarden US-Dollar, was etwa 16 % des Weltmarkts entspricht und den dritten Platz belegt. Langfristig ist der Marktanteil von Halbleitermaterialien auf dem chinesischen Festland jedoch von Jahr zu Jahr gestiegen, von 7,5 % im Jahr 2007 auf 16,2 % im Jahr 2018. Globale Halbleitermaterialien verlagern sich allmählich auf den chinesischen Festlandmarkt.
▲ Umsatzanteil nach Ländern und Regionen im Jahr 2018
▲ Umsatz und Anteil von Halbleitermaterialien auf dem chinesischen Festland (in Milliarden US-Dollar)
Die globale Waferproduktionskapazität wird explosionsartig wachsen. Die 12--Zoll-Waferfabrik, die die fortschrittlichste Technologie unter den heutigen Waferfabriken darstellt, war von 2017 bis 2019 auf ihrem Höhepunkt im Bau, wobei weltweit jedes Jahr durchschnittlich 8 12--Zoll-Waferfabriken hinzukamen. Schätzungen zufolge wird es bis 2023 weltweit 138 12--Zoll-Waferfabriken geben. Laut IC Insight-Statistiken haben große Waferfabriken auf der ganzen Welt aufgrund der Unsicherheit des chinesisch-amerikanischen Handelskriegs im ersten Halbjahr 2019 ihre Pläne zur Kapazitätssteigerung verschoben, sie jedoch nicht abgesagt. Mit der Erholung des chinesisch-amerikanischen Handels im zweiten Halbjahr 2019 und dem Ausbruch des 5G-Marktes blieb die globale Waferproduktionskapazität im Jahr 2019 immer noch um 7,2 Millionen Stück gestiegen. Mit dem Eintreffen der 5G-Marktersatzwelle wird die globale Waferproduktionskapazität jedoch von 2020 bis 2022 einen Spitzenzeitraum des Anstiegs einleiten, mit einem Dreijahreszuwachs von 17,9 Millionen Stück, 20,8 Millionen Stück bzw. 14,4 Millionen Stück, und 2021 einen Rekordwert erreichen. Diese Waferkapazitäten werden in Südkorea (Samsung, Hynix), Taiwan (TSMC) und auf dem chinesischen Festland (Yangtze River Storage, Changxin Storage, SMIC, Huahong Semiconductor usw.) liegen. Auf das chinesische Festland werden 50 % des Kapazitätszuwachses entfallen.
▲Anzahl der 12-Zoll-Waferfabriken weltweit, 2002-2023
▲ Steigerung der weltweiten Produktionskapazität (Einheit: Millionen Stück/Jahr, 8-Zoll-Äquivalent-Wafer)
Der Bau von Waferfabriken in Festlandchina wird eine Phase schnellen Wachstums einleiten. Seit 2016 investiert Festlandchina aktiv in den Bau von Waferfabriken und hat eine Welle von Fabrikbauprojekten ausgelöst. Laut Prognose von SEMI werden von 2017 bis 2020 weltweit 62 Waferfabriken gebaut und in Produktion genommen, davon 26 in China, was 42 % der Gesamtzahl ausmacht. Im Jahr 2018 wurden 13 Waferfabriken gebaut, was 50 % der Expansion entspricht. Die Expansion wird zwangsläufig zu einem Anstieg der Investitions- und Ausrüstungskosten für Waferfabriken führen. Laut SEMI wird die installierte Kapazität von Waferfabriken in Festlandchina bis 2020 4 Millionen 8-Zoll-Äquivalent-Wafer pro Monat erreichen, verglichen mit 2,3 Millionen im Jahr 2015. Dies entspricht einer jährlichen Wachstumsrate von 12 %, was viel höher ist als in anderen Regionen. Gleichzeitig hat der National Big Fund auch massiv in die Halbleiterfertigungsindustrie investiert. In der ersten Phase der Investitionen des Big Fund entfielen 67 % auf die Fertigungsindustrie, weit mehr als auf die Designindustrie und die Verpackungs- und Testindustrie.
▲2010-2020 Chinas Investition in Halbleiter-Waferfabrik (Einheit: 100 Millionen US-Dollar)
▲Investitionsquote der ersten Phase des National Big Fund
Ende 2019 waren in China noch 1-Zoll- und 2-Zoll-Waferfabriken im Bau oder in Planung. Da sich die meisten der 3-Zoll-Waferfabriken Chinas derzeit in der Testproduktion oder in Kleinserienfertigung befinden, sind sie zudem am unteren Ende ihrer Produktionskapazität angelangt. Nach Erhalt der Produktverifizierung durch Kunden und der Marktverifizierung wird die Produktionskapazität in eine Anlaufphase eintreten, und es wird eine enorme Nachfrage nach vorgelagerten Rohstoffen geben.
▲Neue Waferfabriken in China
Die Popularität von 5G hat zu einem Anstieg des Siliziumgehalts von Endgeräten geführt: vom Smartphone-Zeitalter, das mit dem iPhone 3 begann, über die 4G-Mobiltelefone, repräsentiert durch das iPhone 5, bis hin zum aktuellen Zeitalter der 5G-Mobiltelefone. Der Siliziumgehalt von Mobiltelefonen nimmt weiter zu. Laut der Materialkostenanalyse von Mobiltelefonen durch Zerlegeorganisationen wie Tech Insights und iFixit hat der Stückwert der wichtigsten Chips von Mobiltelefonen wie Mobiltelefonprozessoren (AP), Basisband-Verarbeitungschips (BP), Speicher (NAND-Flash, DRAM), Kameramodule (CIS), Hochfrequenzchips (RF), Energieverwaltungschips (PMIC), Bluetooth-/WLAN-Chips usw. einen allmählichen Anstieg gezeigt, und ihr Anteil am Gesamtwert der Einheit hat von Jahr zu Jahr zugenommen. Obwohl im Stadium des iPhone X der Anteil der Chips aufgrund von Bildschirmänderungen abgenommen hat, ist mit der anschließenden kontinuierlichen Optimierung auch der Anteil der Chipkosten von Jahr zu Jahr gestiegen. In der Ära des iPhone 11 Pro Max, dem Höhepunkt der 4G-Mobiltelefone, erreichte der Anteil der Hauptchips 55 %, und der Wert einer einzelnen Einheit betrug etwa 272 US-Dollar. In der Entwicklung vom iPhone 3 zum iPhone 11 Pro Max wurde die Handykamera von Einzelbild auf 3 Bilder umgestellt, der Gehäusespeicher von 8 GB auf 512 GB vergrößert, der Anteil des Siliziumgehalts pro Einheit von 37 % auf 55 % erhöht und der Wert pro Einheit von 68 US-Dollar auf 272 US-Dollar gesteigert.
2020 ist das erste Jahr der Massenproduktion von 5G-Mobiltelefonen. Laut der Demontageanalyse der auf den Markt gebrachten Mobiltelefone Samsung S20 und Xiaomi 10 sind der Wert und der Anteil der Hauptchips pro Einheit im Vergleich zu 4G-Mobiltelefonen weiter gestiegen. Bei Samsung machen die Hauptchips 63,4 % der Gesamtmaterialkosten aus und der Wert pro Einheit hat 335 US-Dollar erreicht, was 23 % mehr ist als beim iPhone 11 Pro Max. Bei Xiaomi ist der Anteil der Hauptchips sogar noch höher und erreicht 68,3 %, und der Wert pro Einheit der Hauptchips hat ebenfalls 300 US-Dollar erreicht. Laut der Demontage von Samsung S20 und Xiaomi 10 wird geschätzt, dass die Hauptchips in den ersten 5G-Mobiltelefonen etwa 65 % bis 70 % ausmachen werden und der Wert einer einzelnen Maschine bei etwa 300-330 US-Dollar liegen wird.
▲BOM-Kostenaufschlüsselung für Mainstream-Smartphones
▲ Kostenverhältnis der Hauptchips in verschiedenen Mobiltelefonen
Der Bau von Waferfabriken erhöht die Nachfrage nach Siliziumwafern: Der Ausbau der Waferfabrikkapazitäten führt zwangsläufig zu einer erhöhten Nachfrage nach Siliziumwafern. Derzeit hat China massiv in Waferfabriken investiert und eine von Yangtze Memory Technologies und Hefei Changxin dominierte Speicherindustrie, eine von SMIC dominierte Logikchipindustrie, eine von Huahong Semiconductor und Jetta Semiconductor dominierte Produktionslinie für Spezialprozesse und eine von China Resources Microelectronics und Silan Microelectronics dominierte Leistungsgerätegießerei gebildet. Derzeit liegt die Wachstumsrate der Siliziumwaferverkäufe in Festlandchina im Jahr 2017/2018 bei über 40 %. Und dank des Trends großer Fondsinvestitionen und inländischer Substitution haben nachgelagerte Waferfabriken ihre Produktionskapazität vollständig ausgebaut, was zu einer erhöhten Nachfrage nach vorgelagerten Siliziumwafern geführt hat. Laut der Prognose von SUMCO wird die Nachfrage nach 8--Zoll-Silizium-Wafern auf dem chinesischen Festland im Jahr 2020 bei etwa 970.000 Stück liegen und nach 12--Zoll-Wafern 1,05 Millionen Stück erreichen.
▲Umsatz und Wachstumsrate von Silizium-Wafern auf dem chinesischen Festland (Einheit: Milliarden US-Dollar)
▲Änderungen der Nachfrage nach Silizium-Wafern auf dem chinesischen Festland (Einheit: 10.000 Stück/Monat)
Preissteigerungszyklus + fortschrittlicher Prozess fördert „Preis“-Anstieg: Laut der historischen Berechnung der Siliziumwaferpreise befindet es sich derzeit am Anfang einer neuen Runde des Preissteigerungszyklus. Von 2009 bis 2011 wurden Smartphones schnell populär, der Siliziumgehalt von Mobiltelefonen nahm zu und der Preis für Silizium pro Flächeneinheit stieg weiter an und erreichte 2011 1,09 USD/Quadratzoll. Später, mit der Zunahme des Siliziumwaferbestands und dem Rückgang der Smartphone-Verkäufe, fiel der Preis für Siliziumwafer pro Flächeneinheit weiter und erreichte 2016 mit 0,67 USD/Quadratzoll seinen niedrigsten Stand. Im Jahr 2016 besiegte Googles „AlphaGo“ Lee Sedol und ließ künstliche Intelligenz die Bühne der Geschichte betreten. Die weltweite Nachfrage nach Siliziumwafern stieg und trat in eine neue Runde des Preissteigerungszyklus ein. Mit der Einführung von 5G-Mobiltelefonen im Jahr 2019 erreichte der Preis für Siliziumwafer pro Flächeneinheit 0,94 USD. Mit der großflächigen Einführung von 5G-Mobiltelefonen im Jahr 2020, die die weltweite Nachfrage nach Silizium-Wafern ankurbelt, wird erwartet, dass es in Zukunft 2-3 Jahre Spielraum für Preiserhöhungen geben wird.
Moderne Verfahren treiben die Preise in die Höhe. Halbleiter-Siliziumwafer sind das Grundmaterial für die Chipherstellung und jegliche Qualitätsschwankungen wirken sich schwerwiegend auf die Chips aus. Mit der kontinuierlichen Entwicklung moderner Verfahren werden die Anforderungen an die Verunreinigung von Halbleiter-Siliziumwafern immer höher. Die höheren Anforderungen erschweren den Herstellungsprozess von Siliziumwafern immer mehr, weshalb auch die Preise immer höher werden. Beispielsweise kostet ein 7-nm-Siliziumwafer für denselben 12--Zoll-Siliziumwafer 4,5-mal so viel wie ein 90-nm-Siliziumwafer. Derzeit werden in den Waferfabriken auf dem chinesischen Festland hauptsächlich 12--Zoll-Wafer gebaut und der Preis für Siliziumwafer ist viel höher als für 8--Zoll-Wafer. Gleichzeitig haben die Logikchip-Gießereien wie SMIC und Huahong Semiconductor den Prozess schrittweise vom 28-nm- auf den 16/14-nm-Prozess umgestellt, was den Gesamtpreis für Siliziumwafer erhöht hat.
Seit der Eröffnung der 12--Zoll-Fertigungslinie im Jahr 2000 hat die Marktnachfrage deutlich zugenommen. Im Jahr 2008 überstieg das Versandvolumen erstmals 8--Zoll-Siliziumwafer und im Jahr 2009 übertraf es die Summe der Versandfläche anderer Größen von Siliziumwafern. Von 2016 bis 2018 betrug die durchschnittliche jährliche Wachstumsrate von 12--Zoll-Siliziumwafern aufgrund der boomenden Entwicklung aufstrebender Märkte wie KI, Cloud Computing und Blockchain 8 %. In Zukunft wird der Marktanteil von 12--Zoll-Siliziumwafern weiter steigen. Laut SUMCO-Daten wird es in den nächsten 3-5 Jahren immer noch eine Lücke zwischen dem weltweiten Angebot und der Nachfrage nach 12--Zoll-Siliziumwafern geben, und diese Lücke wird mit zunehmendem Wohlstand des Halbleiterzyklus immer größer werden. Bis 2022 wird es eine Lücke von 1000.000/Monat geben. Als aufstrebender Halbleiterproduktionsstandort der Welt wird Chinas riesige Lücke bei Siliziumwafern die Geschwindigkeit der Lokalisierung von Siliziumwafern fördern.
Laut SUMCO-Statistiken betrug der Umsatz mit Siliziumwafern auf dem chinesischen Festland im Jahr 2018 etwa 930 Millionen US-Dollar, was einer Steigerung von 45 % gegenüber dem Vorjahr entspricht. Damit ist China der am schnellsten wachsende Siliziumwafermarkt der Welt. Er profitiert von den Expansionsplänen großer Waferfabriken wie Yangtze Memory, SMIC und Changxin Storage in 2020-2022. Es wird geschätzt, dass die Nachfrage nach entsprechenden 12--Zoll-Siliziumwafern auf dem chinesischen Festland bis Ende 2022 2,01 Millionen pro Monat erreichen wird, mit einem Marktvolumen von 20 Milliarden Yuan.
Sibranch ist der Ansicht, dass China als Empfänger der dritten Transferwelle der Halbleiterindustrie seinen Anteil am weltweiten Halbleitermarkt weiter steigern wird. Darüber hinaus ist China der weltweit größte Produzent, Exporteur und Konsument von Produkten der Unterhaltungselektronik und hat eine große Nachfrage nach Halbleiterprodukten. Daher wird der Grad der Lokalisierung große Auswirkungen auf die industrielle Sicherheit haben. China ist der größte und grundlegendste Anbieter auf dem Markt für Waferherstellungsmaterialien und weist im Bereich der Siliziumwafer Defizite auf, die bei großen Siliziumwafern noch deutlicher zutage treten. Mit Unterstützung der nationalen Politik und Mittel haben jedoch viele chinesische Unternehmen Produktionslinien geplant und große Halbleiter-Siliziumwafer hergestellt.